|
徳島文理大学 | Webシラバスシステム |
TOP | 戻る |
| 徳島文理大学短期大学部 |
| 科目番号 | 33270 | 担当教員名 | 河田 淳治 | 単位 | 2単位 |
|---|
| 科目群 | 専門 | 必修・選択 | 選択 | 開講期 | 後期 | 対象年次 | 2年 |
|---|
| 授業概要 |
|---|
| (授業目的・方針 等) 本科目では，VHDLによる論理回路（ディジタル回路）の設計方法について学習する。従来の回路図入力による設計では，回路の大規模化・複雑化に対応できなくなってきており，VHDLなどのハードウェア記述言語（HDL）による設計が一般的となってきている。様々な回路の設計演習を行い，FPGA/CPLDと呼ばれるデバイスを用いて設計した回路を実際に動作させることにより，VHDLの基本文法および論理回路設計の基礎を習得することを目的とする。 |
| 到達目標 |
| 授業計画 | 授業形態 | 授業時間外学習 | |
|---|---|---|---|
| 【1】 | ガイダンス（CPLD/FPGAとは，ハードウェア記述言語とは） | ||
| 【2】 | 設計の流れ，開発ツールの使用方法 | ||
| 【3】 | VHDLの基本文法 | ||
| 【4】 | 加算器・減算器の設計 | ||
| 【5】 | エンコーダ・デコーダの設計 | ||
| 【6】 | マルチプレクサ・デマルチプレクサの設計 | ||
| 【7】 | フリップフロップの設計 | ||
| 【8】 | シフトレジスタの設計 | ||
| 【9】 | カウンタの設計 | ||
| 【10】 | 7セグメントLEDのカウントアップ回路の設計 | ||
| 【11】 | チャタリング除去回路の設計 | ||
| 【12】 | ルーレットの設計 | ||
| 【13】 | ストップウォッチの設計 | ||
| 【14】 | スロットマシンの設計 | ||
| 【15】 | 定期試験 | ||
| 評価方法 |
|---|
| 出席状況，受講態度，演習問題，期末試験 |
| 教科書 |
| 後期開始時に指定 |
| 参考図書 |
| 備考 |
|---|